下表列出了 Dragonwing Shikra 的设备接口特性。
表：Dragonwing Shikra 设备接口
| 1xQUP v3 串行引擎 |
| 串行引擎实例 | QUPV3_0 |
| 应用处理器 QUP v3 串行引擎 | 10 |
| USB 控制器详情 |
|
| 1xPCIe 控制器 |
| 根复合体（Root complex） | RC0 (0x45e8000) |
| 速度 | Gen2 1L (5 GT/s) |
| 配置空间 | 0x60100000 (0x100000) 1 MB |
| I/O 空间 | 0x60200000 (0x100000) 1 MB |
| 基地址寄存器空间（BAR） | 0x60300000 (0x3d00000) 61 MB |
| 电源轨 | - VDDA_PCIE_0P9
- VDDA_PCIE_1P8
|
| 中断 | MSI 和 PCI 传统中断 |
| 电源管理 | ASPM (L1/L1ss, L0s) |
注意Dragonwing Shikra PCIe 控制器最高支持 PCIe Gen3，但集成的 PHY 仅支持 Gen2。设备树设置了 max-link-speed = <2>，将链路速度限制为 Gen2 (5 GT/s)，以避免链路训练失败。
Dragonwing Shikra 中 QUP v3 与协议和 GPIO 的映射
Dragonwing Shikra 包含 10 个 QUP v3 串行引擎。所有 10 个 QUP v3 串行引擎均分配给应用处理器。这些 QUP v3 串行引擎从 SE0 到 SE9 编号。
在一个 QUP v3 串行引擎中一次只能选择一种协议。
对于 SE1 和 SE9，镜像的 GPIO 条目表示可替换的 GPIO 引脚对。每条通道一次只能使用一对 GPIO；请勿同时使用两对镜像引脚对。
下表列出了默认的 QUP v3 与协议和 GPIO 的映射。
表：Dragonwing Shikra QUP v3 串行引擎协议映射
| QUP v3 串行引擎 | 协议 | QUP 通道到 GPIO 的映射 |
|---|
| UART | HS UART | SPI-M | I2C-M | L0 | L1 | L2 | L3 | L4 | L5 | L6 |
|---|
| QUP_0 | SE0 | 是 | 是 | 是 | 是 | 2 | 3 | 0 | 1 | – | – | – |
| SE1 | 是 | – | 是 | 是 | 5 | 4 | 4, 28 | 5, 29 | – | – | – |
| SE2 | 是 | – | 是 | 是 | 6 | 7 | 8 | 9 | 30 | 31 | – |
| SE3 | 是 | – | – | 是 | 10 | 11 | 11 | 10 | – | – | – |
| SE4 | 是 | – | – | 是 | 12 | 13 | 13 | 12 | – | – | – |
| SE5 | 是 | – | 是 | 是 | 14 | 15 | 16 | 17 | – | – | – |
| SE6 | 是 | 是 | 是 | 是 | 18 | 19 | 28 | 29 | 30 | 31 | – |
| SE7 | 是 | – | – | 是 | 20 | 21 | 21 | 20 | – | – | – |
| SE8 | 是 | 是 | 是 | 是 | 22 | 23 | 24 | 25 | – | – | – |
| SE9 | 是 | 是 | 是 | 是 | 27, 48 | 26, 49 | 26, 50 | 27, 51 | – | – | – |
