MCU 架构概览

5.1 MCU 子系统概览 MCU 子系统针对事件驱动执行、唤醒延迟敏感处理、本地数据甄别和低功耗自主处理进行了优化。 图 5-1 MCU 子系统（高层视图） 源资料将其定位为：单个 32 位 SiFive E61 RISC-V 核心，配备 16 KB 指令缓存、16 KB 数据缓存、128 KB L2 缓存、以 TCM 或 DLS 列出的 768 KB 本地内存、128 个外部中断加 NMI 及一个唤醒中断、主 CX 电源域，最高频率可达 600 MHz 表 5-1 MCU 子系统属性值 5.2 事件驱动执行与唤醒模型 MCU 等待定时器、中断或外设事件，执行一段简短的服务路径，然后返回低开销的空闲状态。外部事件通过中断基础设施路由到 MCU 的 ISR 处理中，源资料中明确提到了 IRQ 注册、唤醒源分类、ISR 到线程移交、定时器唤醒、GPIO 唤醒和 UART 接收活动。 5.3 平台服务 表 5-2 平台服务集成